



Arquitectura de Computadoras

Sumador Nibble y Sumador 8 bits

Profesor: JORGE ERNESTO LOPEZ ARCE DELGADO

Héctor Ventura Pérez

Código: 219243265

Fecha: 15/02/2026

Introducción

Complemento a 1

El complemento a 1 es un método utilizado en los sistemas digitales para representar números negativos en formato binario. Su funcionamiento consiste en invertir todos los bits del número positivo que se desea convertir, es decir, cambiar los unos por ceros y los ceros por unos. Por ejemplo, si se tiene el número binario 0101, su complemento a 1 será 1010. Este sistema fue utilizado en algunas computadoras antiguas para realizar operaciones aritméticas con números con signo.

Una característica importante del complemento a 1 es que presenta dos representaciones para el cero: el cero positivo (0000) y el cero negativo (1111, en un sistema de 4 bits). Esta duplicidad puede generar complicaciones en el diseño de circuitos aritméticos, ya que requiere lógica adicional para manejar ambos casos correctamente. Debido a esta desventaja, el complemento a 1 fue reemplazado en la mayoría de las arquitecturas modernas por el complemento a 2.

Complemento a 2

El complemento a 2 es el método más utilizado actualmente para representar números negativos en sistemas digitales. Se obtiene tomando el complemento a 1 de un número binario y sumándole 1 al resultado. Por ejemplo, si el número es 0101, primero se invierten los bits para obtener 1010 (complemento a 1), y luego se suma 1, dando como resultado 1011, que corresponde al negativo del número original en un sistema de 4 bits.

La principal ventaja del complemento a 2 es que elimina la doble representación del cero, ya que solo existe una forma de representarlo. Además, simplifica considerablemente los circuitos aritméticos, porque la resta puede realizarse como una suma del complemento a 2 del sustraendo. Por esta razón, el complemento a 2 es el sistema adoptado en prácticamente todos los procesadores modernos para el manejo de números enteros con signo.

Punto flotante

La representación en punto flotante se utiliza para expresar números reales (con parte fraccionaria) en sistemas digitales. A diferencia de los números enteros, que tienen un rango limitado dependiendo del número de bits, el punto flotante permite representar valores muy grandes y pequeños mediante una notación científica binaria. Esta representación divide el número en tres partes principales: el signo, el exponente y la mantisa (o fracción).

El estándar más utilizado para la representación en punto flotante es el IEEE 754, el cual define formatos como simple precisión (32 bits) y doble precisión (64 bits). Gracias a esta estructura, el punto flotante es fundamental en aplicaciones científicas, gráficas y de ingeniería, donde se requiere alta precisión y un amplio rango dinámico de valores. Sin embargo, su uso puede introducir pequeños errores de redondeo debido a la naturaleza finita del número de bits disponibles para representar la fracción.

Objetivo

El objetivo general de esta actividad es comprender la importancia de la operación de suma dentro de los sistemas digitales y analizar los diferentes tipos de sumadores que existen, sus características, ventajas y desventajas, así como su implementación en arquitecturas reales como CPUs y GPUs. Se busca que el estudiante identifique cómo una operación aparentemente simple constituye la base de procesos aritméticos más complejos dentro de una ALU.

De manera particular, se pretende desarrollar e implementar módulos en Verilog que representen un medio sumador, un sumador completo, un sumador de 4 bits y un sumador de 8 bits. Además, se busca reforzar el uso de instancias de módulos previamente diseñados, así como el manejo de entradas y salidas mediante buses o vectores. También se tiene como objetivo realizar pruebas mediante testbench, verificando el correcto funcionamiento de los sumadores a través de múltiples simulaciones y visualizando los resultados en formato decimal.

Desarrollo

Para el desarrollo de la actividad, primero se diseñó el medio sumador, el cual permite realizar la suma de dos bits de entrada generando una salida de suma y un acarreo. Posteriormente, se implementó el sumador completo, que además de sumar dos bits de entrada, considera un bit de acarreo previo, permitiendo así encadenar múltiples sumadores para formar estructuras de mayor tamaño.

Una vez construidos los módulos básicos, se procedió a la creación del sumador de 4 bits mediante la instanciación de cuatro sumadores completos conectados en cascada, donde el acarreo de salida de cada etapa se conecta al acarreo de entrada de la siguiente. De manera similar, se desarrolló el sumador de 8 bits, utilizando ocho

sumadores completos para permitir la suma de operandos de mayor tamaño, generando un resultado de 9 bits debido al posible acarreo final.

Además, se implementaron versiones comportamentales de los sumadores utilizando operadores aritméticos propios de Verilog, con el fin de comparar ambos enfoques: el estructural (mediante instancias) y el comportamental. Finalmente, se diseñaron los respectivos testbench para cada sumador, realizando cinco pruebas distintas por cada uno, verificando el correcto funcionamiento de los módulos y observando los resultados en formato decimal durante la simulación.

Conclusión

La realización de esta práctica permitió comprender de manera más profunda cómo se implementan físicamente las operaciones aritméticas dentro de los sistemas digitales. Se confirmó que la suma es la operación fundamental sobre la cual se construyen otras operaciones más complejas, y que su implementación puede realizarse de distintas formas dependiendo del nivel de abstracción utilizado.

Asimismo, la práctica reforzó el uso del lenguaje Verilog para el diseño modular y estructurado de circuitos digitales, destacando la importancia de la correcta instanciación de módulos y del uso de buses para el manejo de múltiples bits. Aunque el desarrollo puede resultar detallado y demandante, la experiencia contribuye significativamente a la comprensión del funcionamiento interno de una ALU y del diseño de hardware digital en general.

Referencias

Cisneros Martínez, J. A. (s. f.). *Complemento a 1 y 2 de números binarios* [Archivo PDF]. PVJL.pbworks. Recuperado de <https://pvjl.pbworks.com/f/complemento%20a%202.pdf>

Borgwardt, M. (s. f.). *Números de punto flotante: formatos* [Página web]. PuntoFlotante.org. Recuperado de <http://puntoflotante.org/formats/fp/>